数字逻辑(第3章一二讲).ppt

第三章 门电路,复习：半导体基础知识,本征半导体：纯净的具有晶体结构的半导体 本征激发(热激发）：在受温度、光照等环境因素的影响，半导体共价键中的价电子获得足够的能量而挣脱共价键的束缚，成为自由电子的现象两种载流子,多子：自由电子 少子：空穴,杂质半导体：在本征半导体中掺入微量的杂质形成的半导体N型半导体：在纯净半导体硅或锗中掺入磷、砷等5价元素施主杂质：因为五价元素的杂质在半导体中能够产生多余的电子，故称之为施主杂质或N型杂质多子：空穴 少子：自由电子,P型半导体：在纯净半导体硅或锗中掺入硼等3价元素受主杂质：因为三价元素的杂质在半导体中能够接受电子，故称之为受主杂质或P型杂质载流子的两种运动方式： 扩散运动：由于存在浓度差，载流子从浓度高的区域向浓度低的区域运动 漂移运动：载流子在电场作用下的定向运动 PN结的形成： 将一块半导体的一侧掺杂成P型半导体，另一侧掺杂成N型半导体，在两种半导体的交界面处将形成一个特殊的薄层 PN结PN结的形成,PN结形成示意图,多子扩散,形成空间电荷区产生内电场,少子漂移,,促使,,,阻止,,,,,扩散与漂移达到动态平衡形成一定宽度的PN结,,,外加正向电压（也叫正向偏置） 外加电场与内电场方向相反，内电场削弱，扩散运动大大超过漂移运动，N区电子不断扩散到P区，P区空穴不断扩散到N区，形成较大的正向电流，这时称PN结处于导通状态。

PN结的单向导电性,外加反向电压（也叫反向偏置） 外加电场与内电场方向相同，增强了内电场，多子扩散难以进行，少子在电场作用下形成反向电流，因为是少子漂移运动产生的，反向电流很小，这时称PN结处于截止状态PN结的伏安特性,正向导通区,反向截止区,反向击穿区,K:波耳兹曼常数 T:热力学温度 q: 电子电荷,逻辑门电路：用以实现基本和常用逻辑运算的电子电路 基本和常用门电路有与门、或门、非门（反相器）、与非门、或非门、与或非门和异或门等 逻辑0和1： 电子电路中用高、低电平来表示 获得高、低电平的基本方法：利用半导体开关元件的导通、截止（即开、关）两种工作状态 正逻辑与负逻辑的表示方法： 正逻辑：高电平用1表示，低电平用0表示 负逻辑：高电平用0表示，低电平用1表示 门电路的分类门电路的分类 双极型集成电路（采用双极型半导体元件） 晶体管 晶体管逻辑 TTL 射极偶合逻辑 ECL 集成注入逻辑 I2L MOS 集成电路（采用金属氧化物元件） P 沟道金属氧化物 PMOS N 沟道金属氧化物 NMOS 互补金属氧化物 CMOS,第一节 半导体二极管门电路,二极管的开关特性,二极管与门和或门电路,一、半导体二极管的静态特性,3.1 .1 二极管的开关特性,二极管的开关特性：,高电平：VIH=VCC 低电平：VIL=0,,VI=VIH, D截止，VO=VOH=VCC VI=VIL, D导通，VO=VOL=0.7V,产生反向恢复过程的原因： 反向恢复时间tre就是存储电荷消散所需要的时间。

二、二极管开关的动态特性,给二极管电路加入一个方波信号，研究电流的波形tre称为反向恢复时间,,导通和截止状态间转换需要一定时间，转换的特性即为动态特性vi,t,,,,,,,,,,,,,VF,-VR,IF,-IR,t1,ts,tt,,,,,,0.1IR,i,,,,,,,t,存储时间,渡越时间,0V,3V,3V,0V,3.1.2 二极管与门和或门电路,0.7V 0.7V 0.7V 3.7V,,一、与门电路,,,,,,,0V,3V,3V,0V,0V 2.3V 2.3V 2.3V,,二、或门电路,,,,,,,第二节 CMOS门电路,MOS管的开关特性,CMOS反相器,其他类型的CMOS门电路,一、MOS管的结构,S (Source)：源极 G (Gate)：栅极 D (Drain)：漏极 B (Substrate):衬底,金属层,氧化物层,半导体层,PN结,3.2 .1 MOS管的开关特性,二、MOS管的工作原理,以N沟道增强型为例： 当加+VDS时， VGS=0时，D-S间是两个背向PN结串联，iD=0 加上+VGS，且足够大至VGS VGS (th), D-S间形成导电沟道（N型层）,开启电压,,,,i,D,(mA),,,,,,,,,,,,,,,0,,,uDS,(V),,,,,,,uGS,=10V,,8V,,6V,,4V,2V,,,,转移特性曲线,输出特性曲线,,,夹断区,恒,流,区,,,,0,U,GS(th),u,GS,(V),,,i,D,(mA),,,可变电阻区,,,截止区：VGS 109,恒流区： iD 基本上由VGS决定，与VDS 关系不大,可变电阻区：当VDS 较低（近似为0）， VGS 一定时， 这个电阻受VGS 控制、可变。

三、MOS管的开关特性,vI 109 ， iD 0，vO VDD， MOS 管处于断开状态 vI VGS(th)时，MOS 管导通， iD = VDD /（RD + RON） vO VDDRON /（RD + RON） vO 0，MOS 管处于接通状态截止状态,导通状态,NMOS管和PMOS管的通断条件,NMOS,当vGS VGS(th)时导通,当vGS VGS(th)时截止,PMOS,当vGS VGS(th)时导通,当vGS VGS(th)时截止,一、CMOS非门的电路结构,,,,,PMOS,NMOS,3.2 .2 CMOS反相器,二、CMOS非门的工作原理,VIL=0V,截止,导通,vOVDD,导通,截止,vO0,VIH= VDD,实现非的逻辑关系,低,高,低,高,,电压、电流传输特性：,AB：T2截止，iD为0,CD：T1截止，iD为0,BC：T1、T2同时导通，iD0,在转折区中点，电流最大噪声容限,低电平噪声容限,高电平噪声容限,VNL=VILmaxVOLmax,VNH=VOHminVIHmin,例：某集成电路芯片，查手册知其最大输出低电平VOLmax=0.1V，最大输入低电平VILmax=1.5V，最小输出高电平VOHmax=4.9V，最小输入高电平VIHmax=3.5V，则其低电平噪声容限VNL= 。

（1）2.0V （2）1.4V （3）1.6V （4）1.2V,VNL=VILmaxVOLmax,=1.5V0.1V=1.4V,CMOS反相器输入/输出特性,(1)输入特性,T2的导通内阻与(vGS2)有关 (vGS2)越大，导通内阻越小因此，在相同的负载电流IOL下，VDD越高（vGS2越大），导通时内阻越小，T2漏源之间压降越小，VOL越低CMOS门电路的静态输出特性, 当门电路输出低电平时,IOL,, 当门电路输出低电平时,随着负载电流的增加，T1管的导通压降加大，使得VOH下降 VOH=VDD-T1管导通压降在同样的IOH值之下，T1的导通内阻越小，VOH也就下降越小CMOS门电路的动态特性,1.状态转换时间,状态转换时间是指CMOS门电路从一个状态转换到另外一个状态所化的时间tr,tf,上升时间,下降时间,2. 延迟时间,平均传输延迟时间,tr,,,,,,,,,,,,,,,,,,vI,VOH,50%VOH,VOL0,vO,50%VOH,,tPHL,,tPLH,高低电平传输延迟时间,低高电平传输延迟时间,3.2 .3 其他类型的CMOS门电路,1.CMOS与非门,A、B当中有一个或全为低电平时，T2、T4中有一个或全部截止，T1、T3中有一个或全部导通，输出Y为高电平。

只有当输入A、B全为高电平时，T2和T4导通，T1和T3截止，输出Y才会为低电平2.CMOS或非门,只要输入A、B当中有一个或全为高电平，T1、T3中有一个或全部截止，T2、T4中有一个或全部导通，输出Y为低电平只有当A、B全为低电平时，T1和T3导通，T2和T4截止，输出Y为高电平CMOS门电路组成满足的规律：,工作管相串联， 对应的负载管相并联工作管先串后并， 负载管先并后串工作管相串为“与”，相并为“或”；先串后并为先“与”后“或”；先并后串为先“或”后与在门电路的每个输入端、输出端各增设一级反相器，称之为带缓冲器的CMOS门电路CMOS反相器输出高低电平，输出电阻是一样的3、漏级开路门电路（OD门）,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,漏级开路门使用时，必须外接上拉电阻RL的计算方法,OD门输出全为“1”时：,IOH T5集电极漏电流,VOH=VDD IRLRL,=VDD(nIOH+mIIH)RL,并联OD门个数,OD门输出中有一个为“0”时：,VOL=VDD-(IOL-mIIL)RL,当VOL=VOLmax 时：,3 .CMOS传输门,C0、 ，即C端为低电平（0V）、 端为高电平（VDD）时，TN和TP都不具备开启条件而截止，输入和输出之间相当于开关断开一样。

C1、 ，即C端为高电平（VDD）、 端为低电平（0V）时，TN和TP都具备了导通条件，输入和输出之间相当于开关接通一样，vovICMOS模拟开关,CMOS模拟开关：实现单刀双掷开关的功能C = 0时，TG1导通、TG2截止，uO = uI1； C = 1时，TG1截止、TG2导通，uO = uI24. CMOS三态门,讨论题：CMOS门电路多余引脚的处理将2输入的CMOS逻辑门转换成CMOS反相器，其中的一个引脚多余，请分析以下4种处理方法的合理性结论：CMOS门电路多余引脚不能悬空；输入引脚接一电阻到地相当于输入低电平输入端悬空极易产生感应较高的静电电压，造成器件的永久损坏输入端悬空、通过电阻接地或接电源电压时、输入端逻辑状态的确定 CMOS门电路 输入端不允许悬空 通过电阻接地等效于接低电平； 通过电阻接电源等效于接高电平 TTL门电路 输入端悬空相当于接高电平 通过电阻接地或接电压时，输入端的逻辑状态与电阻的大小有关 R1k，输入端相当于接高电平 R1k，电阻相当于导线,三极管的开关特性,截止状态,饱和状态,iBIBS,,ui=UIL<0.5V,uo=+VCC,ui=UIH,uo=0.3V,ui=0.3V时，因为uBE<0.5V，iB=0，三极管工作在截止状态，ic=0。

因为ic=0，所以输出电压：,ui=1V时，三极管导通，基极电流：,因为0

L,,,+VCC,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,2.1V,0.3V,3.6V,A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,A,B,Y,+5V,,T,1,T,2,D,4,T,3,T,4,R,1,R,2,R,3,R,4,,,,,,,,,,4k,1.6k,1k,0.3V,1.0V,,5-0.7-0.7=3.6V,T2，T4截止,1. 有一个输入端输入低电平,T3 ， D4导通,其他类型的TTL门电路,一、TTL与非门工作原理,2. 两个输入端都输入高电平,2.1V,,T2、 T4饱和导通,0.7V,1.0V,T3导通，D4截止,UCES=0.3V,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,A,B,Y,+5V,,T,1,T,2,D,4,T,3,T,4,R,3,R,4,,,,,,,,,,4k,1.6k,1k,功能表,真值表,逻辑表达式,输入有低，输出为高；输入全高，输出为低A、B中只要有一个为1，即高电平，如A1，则iB1就会经过T1集电结流入T2基极，使T2、T5饱和导通，输出为低电平，即Y0。

AB0时，iB1、iB1均分别流入T1、T1发射极，使T2、T2、T5均截止，T3、T4导通，输出为高电平，即Y1TTL或非门,。